Senin, 15 Mei 2017
Modul 2 Percobaan 1
4.1 Asynchronous Binary Counter 4 bit dengan 4 J-K flip-flop
Prosedur Percobaan
1. Rangkai rangkaian seperti gambar dibawah ini.
2. Set Switch B0 ke logika 1, Analisa Output yang terjadi, operasi reset dapat dilakukan setiap saat dengan menset Switch B0 ke logika 0. Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisa hasil tersebut.
1. Hardware [kembali]
Gambar 1.11 Rangkaian Logika 4 bit
5. Analisa [kembali]
1. Analisa pengaruh clock terhadap rangkaian</p>
Clock pada rangkaian mempengaruhi inputan keadaan pertama kepada jk flip flop. Clock digunakan pada flip flop untuk mengubah keadaan pada salah satu sisi naik atau turun dari sebuah clock. Pada asynchronous counter, clock berguna untuk mentrigger SR flip-flop 1, apabila mendapati sinyal sebelumnya 1 dan setelahnya 0, maka clock akan masuk ke flip flop selanjutnya begitu seterusnya sehinggan membentuk pola menyerupai urutan biner.
2. Analisa output terhadap prinsip kerja rangkaian
Berdasarkan bentuk timing yang terdapat pada jurnal, untuk output Q yang pertama di pacu oleh nilai pulsa pada clock. setelah itu untuk output Q berikutnya dari flip flop 1 menjadi clock untuk flip-flop 2, sedangkan output Q dari flip-flop 2 menjadi clock untuk flip-flop 3 dan seterusnya. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai "1" (sifat toggle dari JK flip-flop). setelah selesai 1 periode sampai pada led terakhir, maka akan di reset kembali dan di mulai dari awal.
Langganan:
Posting Komentar (Atom)
Tidak ada komentar:
Posting Komentar